清纯半导体牵头及参与多项SiC MOSFET动态测试标准

清纯半导体更新于 2024-11-20 16:29:49

2024年11月19日，在第十届国际第三代半导体论坛（IFWS）开幕式上，第三代半导体产业技术创新战略联盟（CASA）（以下简称“联盟”）正式发布9项 SiC MOSFET测试与可靠性标准。这一系列标准的发布，旨在为SiC MOSFET功率器件提供一套科学、合理的测试与评估方法，支撑产品性能提升，推动产业高质量发展。

本次发布的标准涵盖了SiC MOSFET功率器件阈值电压测试方法、开关动态测试方法、栅极电荷测试方法、高温栅偏试验方法、高温反偏试验方法、高压高温高湿反偏试验方法、动态栅偏试验方法、动态反偏试验方法、动态高温高湿反偏试验方法的标准。清纯半导体共参与其中7项标准的制定，并牵头了《T/CASAS 045—2024 SiC MOSFET 动态栅偏试验方法》的制定工作。

SiC MOSFET在各类动态过程中，由于界面态高、电离率低等特性，会出现各类物理变化的迟滞，致使内部结构与外电路不匹配，或内部各结构之间的不匹配，从而引发应力叠加的器件失效及退化。2021年AQG-324第一次在其标准附录里增加了动态反偏及动态栅偏试验；JEDEC于2022年及2023年连发两个指南，强调SiC器件动态失效模式的重要性；国内CASA联盟从2024年初开始了标准的制定工作，并于近日首次发布了相关测试方法的标准。

清纯半导体始终将产品可靠性作为企业最重要的工作，其推出的国产SiC SBD和MOSFET 于2022年国内首家同时通过AEC-Q101和HV-H3TRB测试认证，并开始参与动态可靠性方法和标准的制定工作，及SiC MOSFET动态可靠性的评估工作，并取得了一系列的进展。

评估了产品的动态栅偏（DHTGB）：不同的栅极结构，在长期的动态开关过程中会造成阈值电压的升高或降低，从而带来系统的直通失效或热失效风险，从应用安全性角度最优为阈值微正漂。测试结果表明，在动态栅偏DHTGB (+20V/-8V, 150℃)情况下:清纯半导体 SiC MOSFET，正漂移约0.2V，远低于国际竞品，有助于显著减轻在多芯片并联中存在的均流挑战。