AI，正在重构EDA行业价值链条。
8月19日，CadenceLIVE China 2025 中国用户大会，Cadence高级副总裁兼系统验证事业部总经理Paul Cunningham 博士的分享淋漓尽致地诠释了，AI如何以前所未有的速度重塑EDA格局。
Cadence 高级副总裁兼系统验证事业部总经理 Paul Cunningham 博士
同时，在AI理念的推动下，Cadence正在积极地从传统EDA工具公司向AI驱动系统设计平台的结构转型。本次中国用户大会，充分展现出 Cadence 在 AI 浪潮下引领 EDA 行业变革的决心与实力。
这种转型不仅顺应了行业发展趋势，也让其在激烈的市场竞争中占据更有利的位置，为未来的持续增长奠定了坚实基础。
01.
AI在EDA领域的落地，机遇与挑战并存
Paul Cunningham指出，计算芯片需求正迎来前所未有的增长。IDC 最新预测显示，2030 年全球半导体市场规模将达 1.2 万亿美元，较一年前行业预测的 9000 亿美元大幅提升近 3000 亿美元。
这一增长主要由数据中心AI计算的爆发式增长以及向边缘端的迁移所推动。
并且，Paul Cunningham认为，当前增长仅是第一波浪潮，未来仍有巨大上升空间。当AI 从数据中心延伸至自动驾驶汽车、无人机、机器人等终端设备时，其部署规模将远超现有预期。
从更长远的“第三视野”来看——类似《星际迷航》中合成药物与疗法的场景，AI 在健康与长寿领域的应用将带来惊人机遇，同时也伴随重大挑战。
基于此，Paul Cunningham进一步将AI 潜力释放划分为三个阶段：基础设施 AI 阶段，将在未来 1-3 年以上展开；物理 AI 阶段，覆盖未来 2-7 年以上；科学 AI 阶段，则需在未来 5-10 年以上逐步实现。这三个阶段的递进，将持续推动半导体行业与 AI 技术的深度融合与变革。
而要满足AI 计算的计算能力和功耗效率需求，需不断推进先进制程节点。
最前沿的AI 芯片设计已极为复杂，包含超过 2000 亿个晶体管。芯片复杂性的提升正推动芯片技术向 “超摩尔定律” 演进：一方面，晶体管数量持续突破，预计 2030 年将出现集成 1 万亿晶体管的芯片，先进制程（如 FinFET 及更先进架构）面临功耗、热管理、电磁兼容等挑战；另一方面，系统级设计转向 3D-IC、Chiplet 等异构集成技术，2.5D/3D 封装、硅光子学成为提升系统性能的核心路径。
当前，数据中心和人工智能领域的领军企业正通过晶圆厂建设、工艺开发、EDA 工具创新及 IP 研发等方式，不断突破半导体的极限。
Paul Cunningham强调，从商业角度看，我们不能将视角仅局限于芯片，还需考虑芯片会被集成到先进封装中，而封装又会将被安装到 PCB 板、机架及系统里。也就是说，我们必须要足够重视系统的仿真和优化。
Cadence 采用“三层蛋糕”—— Cadence Intelligent System Design 策略应对挑战。
中间层是基于原理的仿真与优化，涵盖电子设计自动化、系统设计与分析和科学。同时还有另外两层：底层为GPU和定制芯片在内的加速计算引擎，在此基础上才能激发出上层AI Agents，具备高度智能化的自动化智能体的潜能。
人工智能无法取代主要的仿真，但它确实可以通过神经物理学以及人工智能与物理学的结合来增强模拟，从而真正实现优化。
“三层蛋糕”体现出Cadence从芯片（如 IC、PCB 设计 ）到多物理场（Multi - physics ）模拟的全流程覆盖，助力设计、验证及跨领域协同，推动高效、智能的系统设计落地。这也是Cadence 在电子设计自动化（EDA）及系统设计领域的技术整合与创新方向。
02.
三重孪生，潜力巨大
传统EDA，可以看成是半导体的数字孪生。在半导体设计领域，制造前仿真覆盖率达99%，因此在如此复杂的工艺和设备上，第一次流片就能成功。
然而，从芯片到系统应用还有距离，如此高覆盖率的模拟仿真尚未完全进入物理世界。比如，在机器人、无人机等系统领域，仿真覆盖率仅20%，另外 80% 则必须通过实际制造、测试来不断改进模型和方法；在药物发现领域，仿真覆盖率更是极低，这使得一种药物从概念提出到获得 FDA 批准并投入市场，成本可能高达百亿美元。
因此，将设计自动化技术引入半导体之外的领域，如医药、化学、材料学等，潜力巨大。
具体地讲，三重数字孪生，重塑系统设计，迈向未来的软件定义系统，将自动化引入万物世界。
一是物理孪生，通过使用CFD（计算流体动力学）和 CAE（计算机辅助工程）技术，Cadence 的工具能够创建高保真的物理模型，加速设计和验证过程。物理孪生的一个典型应用领域是汽车，可以对整辆车进行仿真，如碰撞测试等。
背后的硬件支持，是Paul Cunningham 博士提到的Millennium M2000 的超级计算机，由 NVIDIA Blackwell 提供动力，可以进行非常丰富的数值运算，包括 IR Drop 压降分析、SPICE 仿真、单元特征化、电磁、热、计算流体动力学等，且计算效率非常惊人。
二是功能孪生，通过VLAB 虚拟开发设备，Cadence 的工具支持软件定义车辆（Software-Defined Vehicles，SDV）的开发，通过虚拟平台或虚拟模型来模拟汽车功能，进而加速软件开发和持续集成。Cadence 的 Palladium Z3 和 Protium X3 等工具提供了高性能的仿真和原型设计，为功能孪生加速，加快芯片和软件的协同验证。
三是生物孪生，Cadence正在大力投入仿生计算生物学，为此收购OpenEye，该公司是这一新兴领域的领导者之一，与全球前 20 大制药公司中的 19 家合作。对于 Cadence 而言，这是更加长远的计划，可能成为公司业务增长的主要引擎之一。
03.
IP、工具和平台，全面拥抱 AI
Paul Cunningham 博士称，在 IP、工具和平台等方面，Cadence 正全面拥抱 AI。
Cadence 3D-IC 解决方案支持数字——模拟——封装——系统统一分析，解决 Chiplet 互连、热管理、电磁干扰等问题，帮助提升芯片开发效率。
对于先进封装，Cadence本已拥有的工具涵盖数字实现方案——Innovus布局布线系统、定制设计方案——Virtuoso模拟设计工具、先进封装和电路板解决方案——Allegro。
现在，该公司少有地将数字实现、定制设计、先进封装和电路板解决方案整合在一起，推出了名为Integrity™3D-IC平台，实现整体性能远超部分技术简单相加的效果。
Paul Cunningham 博士举例说，Integrity™3D-IC 解决方案可以在一夜之间对一个非常复杂的先进 2.5D 封装 Multi-Die 设计进行完整的功耗仿真，而传统方式可能需要 1-2 周。预计到今年年底，使用 Integrity™3D-IC 的设计流片数量将超过 100 个。
面向复杂的AI 芯片设计，Cadence 提供高带宽内存（HBM）、LPDDR、PCIe 7.0 等高速接口IP，适配先进制程（如 TSMC N2P、Intel 18A）。
Cadence 持续加码面向 AI 大模型场景的高速内存和接口 IP 组合，2025年推出多项重要成果。其中，全球首个 LPDDR6 IP 方案性能提升 50%，同时同步支持 HBM4、112G/224G SerDes 等 IP，这些技术为未来 AI 芯片在训练与推理过程中的高带宽访问提供了底层保障，可满足 AI 大模型对数据传输速度和容量的高需求。
此外，新发布的Tensilica NeuroEdge 130 协处理器专门针对边缘智能场景进行优化，其具备低功耗、高吞吐的 DSP 核心，还支持常用神经网络模型的定制指令集，能有效适配边缘端对高效处理和低能耗的要求，进一步完善了 Cadence 在 AI 相关 IP 领域的布局。
最后，Paul Cunningham指出，代理式 AI 和 EDA 的融合正在加速，也正帮助芯片和系统设计的生产力重回数量级跃升时代。目前，市场上大概有超过 50% 的先进芯片由 AI 驱动设计，随着 EDA 公司产品组合的完善，这一比例将很容易超过 80%。
从Cadence 公司自身来讲，预计到 2025 年底，设计工程师将能够在公司的产品页面上直接与工具聊天，并获取所有文档和专业知识。
Paul Cunningham 博士将自主设计演进路径分为 5 个等级，目前其各项工具处于向L4代理工作流进化的阶段，正在打造的JedAI 平台则是L5全自主设计水平的平台。JedAI 平台支持多云环境，整合多种工具和 LLM API，可与客户 AI 平台结合，具备数据推理、嵌入优化等功能，支持从设计到验证的全流程自动化。
Cadence设想了一个宏大的愿景：通过融合前端Agent、模拟自动化、Cerebrus AI Studio、Verisium AI Studio 等帮助 IC 设计公司构建自己的AI Agent，实现通过提示就能完成芯片设计的全过程，包括生成网表、运行流程、修复错误、收敛时序、DRC 检查等。
Paul Cunningham坚信，Cadence的宏大愿景的实现可能需要几年时间，但最终会实现。
沪公网安备31010702008139