加利福尼亚州托伦斯2025年5月5日讯——纳微半导体 (纳斯达克股票代码: NVTS) 今日推出一种全新的可靠性标准，以满足最严苛汽车及工业应用的系统寿命要求。纳微最新一代650V与1200V“沟槽辅助平面栅”碳化硅MOSFET，搭配优化的HV-T2Pak顶部散热封装，实现行业最高6.45mm爬电距离，可满足1200V以下应用的IEC合规性。
纳微半导体HV-T2Pak碳化硅MOSFET显著提升系统级功率密度与效率，同时改善热管理并简化板级设计与制造工艺。目标应用包括电动汽车车载充电机（OBC）与DC-DC变换器、数据中心服务器电源、家用太阳能逆变器与储能系统（ESS）、电动汽车直流快充桩及HVAC电机驱动。
AEC-Q101是汽车电子委员会（AEC）制定的全球性行业标准，旨在建立通用的器件认证与质量体系规范，是进入汽车供应链的核心认证之一。几乎所有汽车制造商及其一级供应商都要求分立器件通过这一认证。
在AEC-Q101的基础上，纳微半导体打造了行业首个超越AEC的“AEC-Plus”标杆级标准，该标准要求器件超越现有AEC-Q101与JEDEC产品认证标准。这一新标杆体现了纳微对系统级寿命要求的深刻理解，以及为严苛汽车与工业应用提供经过严格设计与验证产品的坚定承诺。
“AEC-Plus”认证标准扩展了严格的多批次测试与认证要求，在现有AEC-Q101基础上新增核心项包括：
动态反向偏置（D-HTRB）与动态栅极开关（D-HTGB）测试，模拟严苛应用工况
超过2倍时长的功率与温度循环测试
超过3倍时长的静态高温高压测试（如HTRB、HTGB）
200°C结温（TJMAX）测试，增加过载运行能力
通过封装模塑料的创新凹槽设计优化爬电距离至6.45mm，同时不减小外露散热焊盘尺寸，兼顾了散热性能。
此外，外露散热焊盘采用镍 - 镍磷（NiNiP）镀层，而非现有顶部散热封装方案的锡（Sn）镀层，这对回流焊后焊盘表面平整度至关重要，可确保与导热界面材料（TIM）的高效可靠连接。
依托 20 多年的碳化硅技术创新优势，纳微半导体 GeneSiC™的“沟槽辅助平面栅”技术使得碳化硅MOSFET的导通电阻随高温变化较同规格竞品低20%以上，且开关品质因数优异，可在更宽工作范围内实现最低功率损耗。所有GeneSiC™碳化硅MOSFET均具备已公布的最高100%测试雪崩能力、出色的短路耐受能量及紧凑的阈值电压分布，便于并联应用。
首批采用HV-T2Pak封装的产品组合包括导通电阻18mΩ至135mΩ的1200V碳化硅MOSFET，以及20mΩ至55mΩ的650V碳化硅MOSFET。2025年下半年将推出更低导通电阻（<15mΩ）的HV-T2Pak封装碳化硅MOSFET。
沪公网安备31010702008139